


BAB III

METODOLOGI PENELITIAN

3.1 Desain Sistem

3.2 Alur Penelitian



Gambar 3.1 *Flowchart* Alur Penelitian


Berdasarkan Gambar 3.2 merupakan rencana proses penelitian yang dilakukan. Kajian pustaka digunakan untuk mencari beberapa sumber yang terkait dengan judul Tugas Akhir yang diambil melalui buku, jurnal ilmiah, serta internet. Kajian pustaka bertujuan sebagai bahan referensi selama proses membuat Tugas Akhir sesuai dengan judul yang diambil. Pengumpulan data berupa data rangkaian-rangkaian *Low Noise Amplifier* serta bagaimana proses perancangan *Low Noise Amplifier* menggunakan software *Advanced Design System* yang terdapat pada buku, jurnal ilmiah dengan metode yang sama.

Data tersebut nantinya yang akan digunakan untuk proses simulasi menggunakan *Advanced Design System* kemudian melakukan perhitungan mengenai komponen-komponen yang digunakan pada rangkaian *Low Noise Amplifier*.

Hasil perhitungan tersebut akan dimasukkan ke dalam software *Advanced Design System* dan disimulasikan. Pengujian simulasi menampilkan nilai *gain*, *noise figure* dan *k-factor*. Dimana jika nilai *gain* dan *noise figure* belum mencapai spesifikasi maka akan dilakukan perancangan ulang sampai mencapai spesifikasi LNA yang diharapkan.

3.2.1 Diagram Alur Perancangan LNA

Berikut merupakan diagram alur perancangan LNA :



Gambar 3.2 Diagram Alur Perancangan LNA

3.3 Perancangan LNA

3.3.1 Spesifikasi LNA

Spesifikasi perancangan LNA frekuensi 3,9 GHz untuk stasiun bumi yang menggunakan frekuensi C-BAND. Mengacu pada *datasheet* dari IC

ATF55143 (lampiran A) *range* frekuensi C-BAND yang memiliki *gain* yang tinggi berada pada frekuensi 3,9 GHz oleh karena itu tugas akhir ini menggunakan frekuensi yang berdekatan dengan frekuensi 3,9 GHz. Tugas akhir ini hanya mengambil *gain* yang dibutuhkan untuk perancangan LNA tersebut. Adapun spesifikasi LNA yang diinginkan pada tugas akhir ini adalah sebagai berikut :


1. Frekuensi kerja : 3,7 – 4,2 GHz
2. Frekuensi tengah : 3,9 GHz [2]
3. *Gain* : ≥ 15 dB [2]
4. *Noise Figure* : ≤ 2 dB [2]
5. *K-factor* : > 1 [2]

3.3.2 Pemilihan *Transistor*

Pada perancangan kali ini menggunakan *transistor* jenis e-pHEMT (perkembangan dari HEMT) yang merupakan kategori dari *transistor* jenis FET. Adapun *transistor* yang digunakan sebagai komponen *aktif* penguat adalah *ATF 55143* dengan *DC bias* $V_{DS} = 3V$ dan $I_{DS} = 30mA$. Pemilihan transistor ini didasari pada performansi *transistor* yang tercantum pada *datasheet* (lampiran A) yaitu memiliki *linearitas* tinggi, NF yang kecil dan *low cost*. Pada *datasheet transistor*, terdapat parameter-parameter yang dibutuhkan dalam perancangan awal LNA seperti parameter S dan parameter NF. Pada frekuensi 3,9 GHz, *gain* maksimal yang dapat dihasilkan oleh transistor ini sekitar 18,895 dB sedangkan NF yang dihasilkan sekitar 0,72 dB. *Gain* dan NF yang dihasilkan *transistor* tersebut sudah sesuai dengan spesifikasi yang diinginkan sehingga perancangan LNA pada tugas akhir ini menggunakan metode *single stage amplifier* yaitu hanya menggunakan satu buah *transistor* sebagai penguat dan dirancang dengan *bilateral design* yaitu menganggap $S_{12} \neq 0$ dan besarnya *transducer gain* maksimum ($G_{T,max}$) adalah sama dengan *operating gain* maksimum ($G_{P,max}$). Adapun parameter S dan *noise* pada *transistor* yang digunakan adalah sebagai berikut :

Parameter S

Parameter S di peroleh menggunakan *software* ADS karena pada *datasheet* belum tercantum untuk frekuensi 3,9 GHz.



Gambar 3.3 Hasil Simulasi parameter S dari *transistor* ATF 55143

$$S_{11} = 0,502 \angle 175,230$$

$$S_{12} = 0,070 \angle 18,950$$

$$S_{21} = 5,435 \angle 50,230$$

$$S_{22} = 0,335 \angle -70,620$$

Parameter *Noise*

Pada frekuensi 3,9 GHz didapatkan parameter *noise* dari *software* ADS sebagai berikut :

$$F_{\text{MIN}} = 0,72 \text{ dB}$$


$$\Gamma_{\text{optimum}} = 0,170 \angle 132,600$$

$$R_n / 50 = 0,06$$


3.3.3 Kestabilan Transistor

Faktor kestabilan merupakan parameter penting dalam perancangan penguat yang digunakan untuk mencegah terjadinya osilasi. Kestabilan penguat tergantung dari parameter S pada *transistor* dan rangkaian *matching*. Berdasarkan persamaan (12) dan (13) didapatkan nilai $\Delta = 0,261 \angle -133,2925^\circ$ dan $K = 0,92$ yang artinya kondisi *transistor* tidak stabil (*potentially unstable*) karena $|\Delta| < 1$ dan $K < 1$. Ada banyak cara untuk

membuat *transistor* tersebut menjadi stabil (*unconditionally stable*). Salah satu cara yang digunakan pada tugas akhir ini adalah dengan menambahkan *resistor paralel* sebesar 700Ω pada *port output transistor* seperti pada gambar 3.4, nilai 700Ω diperoleh dengan cara pengujian nilai K faktor yang mendekati nilai 1, karena jika semakin jauh dengan nilai 1 maka nilai *gain* akan mengecil, sehingga didapatkan *parameter S* yang berbeda yang menghasilkan $\Delta = 0,231 \angle -128,822$ dan $K = 1,009$ sehingga transistor menjadi *unconditionally stable*.



Gambar 3.4 Transistor dengan resistor paralel pada *port output*



Gambar 3.5 Parameter S dengan penambahan *resistor paralel* pada *port output*

3.3.4 Penguatan (*Gain*)


Nilai penguatan pada transistor *unconditionally stable* yang diperoleh pada software ADS memiliki nilai $G_{T,max} = G_{P,max} = G_{A,max} = G_{MAG} = 18,486$ dB . $G_{T,max}$ merupakan *maximum transducer power gain* atau penguatan maksimum yang dihasilkan oleh transistor tersebut. Dengan software ADS didapatkan penguatan pada frekuensi 3,9 GHz adalah sebagai berikut :

```

m4
freq=3.900GHz
Pgain_assoc=15.167
MAG=18.486
dB(S21)=14.366

```

Maximum Available Gain, Associated Power Gain (input matched for NFmin, output then conjugately matched), and dB(S21)



Gambar 3.6 Hasil simulasi MAG pada transistor ATF 55143

3.3.5 Noise Figure (NF)


Berdasarkan pada *datasheet* (lampiran A), *Noise figure* minimum yang dihasilkan oleh transistor ATF 55143 pada frekuensi 3,9 GHz adalah sebesar 0,72 dB sedangkan untuk *noise figure* yang dihasilkan pada perangkat transistor sendiri sebesar 0,73 dB. Berikut *noise figure* yang dihasilkan oleh transistor ATF 55143 pada frekuensi 3,9 GHz dengan software ADS :

```

m5
freq=3.900GHz
NFmin=0.730
nf(2)=0.764

```

Minimum Noise Figure, dB, and Noise Figure with Z0 Ohm terminations



Gambar 3.7 Hasil simulasi parameter noise ATF 55143


3.3.6 Mikrostrip

Rangkaian LNA akan dibuat dalam bentuk saluran *mikrostrip* yang bertujuan supaya mudah jika ingin merancang hingga fabrikasi. *Mikrostrip* terdiri dari strip *konduktor* dan *ground plane* yang dipisahkan oleh medium dielektrik. Saluran ini memiliki impedansi karakteristik sebesar 50Ω . *Substrat mikrostrip* yang akan digunakan berdasarkan *datasheet* (lampiran A), yang memiliki spesifikasi berikut :

Tabel 3.1 Spesifikasi *substrat ATF55143*

Parameter	Nilai
<i>Konstanta dielektrik</i> (ϵ_r)	1,0E + 50
Tebal <i>konduktor</i> (t)	0,15 mil
Tinggi <i>substrat</i> (h)	25,0 mil
Faktor <i>disipasi</i> ($\tan \delta$)	9,6

Perhitungan dimensi jalur *mikrostrip* juga dapat dilakukan menggunakan *tools linecalc* pada *software ADS*, sebagai berikut :




Gambar 3.8 Perhitungan dimensi *mikrostrip* menggunakan *linecalc* pada *software ADS*

Perhitungan manual berdasarkan teori yang dilakukan untuk mendapatkan dimensi jalur *mikrostrip* sedikit berbeda dengan perhitungan pada *software* ADS. Hal ini dikarenakan perhitungan pada *software* memasukkan parameter-parameter tertentu dalam perhitungannya yang mana tidak terdapat pada perhitungan secara teoritis. Dalam perancangan LNA digunakan perhitungan dimensi jalur *mikrostrip* dengan *linecalc* pada *software* karena hasil yang diperoleh *detail*.

3.3.7 Rangkaian Impedance Matching


Impedance Matching dibuat supaya antara impedansi sumber dengan beban sama sehingga terjadi *transfer daya maksimum* yang menyebabkan penguatan, NF, *return loss* dan VSWR yang dihasilkan sesuai dengan yang diinginkan. Pada tugas akhir ini, *impedance matching* yang digunakan adalah *short circuit single stub parallel* karena dapat mempermudah fabrikasi jika ingin dilakukan fabrikasi LNA dalam bentuk *mikrostrip* dimana impedansi sumber dan beban ditransformasikan ke dalam impedansi karakteristik 50 Ω. Dalam merancang *impedance matching* dengan kondisi *simultaneous conjugate match* dilakukan perhitungan Γ_s dan Γ_L dengan menggunakan persamaan (6) dan (7).

Perancangan juga dilakukan pada simulasi menggunakan *software* ADS dimana Z_S dan Z_L diperoleh dari hasil simulasi :




Gambar 3.9 Hasil simulasi Z_S dan Z_L


Pada gambar 3.9 hasil simulasi transistor dengan penambahan resistor 700Ω dibutuhkan $Z_S = 1,507 - j3,862$ dan $Z_L = 4,302 + j50,290$ agar mencapai kondisi *simultaneous conjugate match*. Selanjutnya akan dirancang input dan output impedance matching menggunakan *smith chart tools* pada *software ADS*.



Gambar 3.10 Perancangan *input impedance matching* menggunakan *software ADS*




Gambar 3.11 Perancangan *output impedance matching* menggunakan *software ADS*



Gambar 3.12 Rangkaian *impedance matching* dengan *single stub parallel*

3.3.8 Rangkaian *DC Biasing* (Prategangan)

Rangkaian *DC biasing* disini berfungsi sebagai pencatu agar *transistor* dapat bekerja sesuai dengan titik kerja yang telah ditentukan pada *datasheet* (lampiran A) dimana *noise* yang dihasilkan kecil. Agar *transistor* dapat bekerja sesuai titik kerja yaitu $V_{DS} = 3V$ dan $I_{DS} = 30mA$ maka dibutuhkan $V_{GS} = 0,56 V$, sehingga dapat ditentukan nilai-nilai komponen pada rangkaian *DC biasing*. Adapun kurva $V_{DS} - I_{DS}$ diperoleh menggunakan *software ADS* :



Gambar 3.13 Kurva $V_{DS} - I_{DS}$ transistor ATF-55143

Pada tugas akhir ini menggunakan jenis *bias pasif* dengan rangkaian *DC biasing* pembagi tegangan. Rangkaian *DC biasing* ini terdapat pada *datasheet*. Pembagi tegangan terdiri dari R1, R2, *supply* tegangan berasal dari tegangan *drain* (V_{DD}) dimana memberikan *feedback voltage* melalui R3 untuk menjaga arus *drain* tetap konstan. R5 ditambahkan untuk membatasi arus *gate* yang mengalir. Kapasitor digunakan sebagai *DC block* untuk mencegah arus DC yang keluar dari rangkaian *DC biasing* sedangkan induktor digunakan sebagai *DC feed* supaya mencegah arus AC menginterferensi rangkaian DC biasing.

Berdasarkan persamaan (15) – (21) didapatkan nilai seperti pada tabel 3.2 yang telah dihitung pada (lampiran B):

Tabel 3.2 Nilai komponen *DC biasing*

Komponen	Nilai
R1	589 Ω
R2	2566 Ω
R3	10,3 Ω
C	31,8 pF
L	20,44 nH

Dimana :

$$V_{DS} = 3V$$


$$I_{DS} = 30 \text{ mA}$$

$$I_{BB} = 10 \times I_{g_{SS,max}} = 10 \times 95 \mu A = 0,95 \text{ mA}$$

$$V_{GS} = 0,56 \text{ V}$$

$$V_{DD} = 3,3 \text{ V}$$

Nilai-nilai komponen *resistor* tersebut tidak ada dipasaran sehingga dipilih nilai yang mendekati agar jikalau ingin melakukan *fabrikasi* akan lebih mudah, yaitu $R1 = 560 \Omega$, $R2 = 2600 \Omega$, dan $R3 = 10 \Omega$, sedangkan nilai $L1 = L2 = 20,414 \mu H$, $C1 = C4 = 31,8 pF$, $C2 = C3 = C5 = C6 = 1 \mu F$ dengan asumsi $R4 = R5 = 10 k\Omega$. Berikut rangkaian *DC biasing* untuk *transistor ATF 55143* :



Gambar 3.14 Rangkaian *DC biasing* pembagi tegangan

Tabel 3.3 Hasil simulasi rangkaian *DC bias*

I_{DS}	V_{DS}	V_{GS}
29,8 mA	2,95 V	523 mV

Pada hasil simulasi tersebut sudah mendekati syarat yang dibutuhkan oleh *transistor* supaya dapat bekerja sesuai dengan titik kerjanya. Hal ini menyebabkan *transistor* dapat bekerja secara maksimal jika rangkaian *DC biasing* mendekati titik kerja *transistor*.